你的位置:首頁(yè) > 電路保護(hù) > 正文

如何減少SiC MOSFET的EMI和開關(guān)損耗?

發(fā)布時(shí)間:2021-02-02 責(zé)任編輯:lina

【導(dǎo)讀】碳化硅(SiC)MOSFET的快速開關(guān)速度,高額定電壓和低RDSon使其對(duì)于不斷尋求在提高效率和功率密度的同時(shí)保持系統(tǒng)簡(jiǎn)單性的電源設(shè)計(jì)人員具有很高的吸引力。
  
碳化硅(SiC)MOSFET的快速開關(guān)速度,高額定電壓和低RDSon使其對(duì)于不斷尋求在提高效率和功率密度的同時(shí)保持系統(tǒng)簡(jiǎn)單性的電源設(shè)計(jì)人員具有很高的吸引力。
 
但是,由于它們的快速開關(guān)速度會(huì)產(chǎn)生高振鈴持續(xù)時(shí)間的高漏源電壓(VDS)尖峰,因此會(huì)引入EMI,尤其是在高電流水平下。
 
了解VDS尖峰和振鈴
 
寄生電感是SiC MOSFET VDS尖峰和振鈴的主要原因。查看關(guān)斷波形(圖1),柵極-源極電壓(VGS)為18V至0V。關(guān)斷的漏極電流為50A,VDS為800V。SiC MOSFET的快速開關(guān)速度會(huì)導(dǎo)致高VDS尖峰和較長(zhǎng)的振鈴時(shí)間。這種尖峰會(huì)降低設(shè)備的設(shè)計(jì)裕量,以應(yīng)對(duì)閃電條件或負(fù)載的突然變化,并且較長(zhǎng)的振鈴時(shí)間會(huì)引入EMI。在高電流水平下,此事件更加明顯。
 
如何減少SiC MOSFET的EMI和開關(guān)損耗?
圖1 VDS尖峰和關(guān)斷時(shí)通過(guò)SiC MOSFET產(chǎn)生的振鈴(1200V 40mOhm)
 
常見(jiàn)的EMI去除技術(shù)
 
抑制EMI的常規(guī)方法是降低通過(guò)器件的電流速率(dI / dt),這是通過(guò)使用高柵極電阻(RG)來(lái)實(shí)現(xiàn)的。但是,較高的RG會(huì)顯著增加開關(guān)損耗,從而損失效率。
 
抑制EMI的另一種方法是降低電源環(huán)路的雜散電感。但是,要實(shí)現(xiàn)這一點(diǎn),PCB的布局需要更小的電感。但是,最大程度地減小電源環(huán)路是有限的,并且必須遵守最小間距和間隙安全規(guī)定。使用較小的封裝也會(huì)影響熱性能。
 
濾波器設(shè)計(jì)可用于幫助滿足EMI要求并減輕系統(tǒng)權(quán)衡??刂萍夹g(shù)(例如,頻率抖動(dòng))還可以降低電源的EMI噪聲。
 
使用RC緩沖器
 
使用簡(jiǎn)單的RC緩沖器是一種更有效的方法。它可控制VDS尖峰并以更高的效率和可忽略的關(guān)閉延遲來(lái)縮短振鈴時(shí)間。借助更快的dv/dt和額外的電容器,緩沖電路具有更高的位移電流,從而降低了關(guān)斷過(guò)渡時(shí)的ID和VDS重疊。
 
雙脈沖測(cè)試(DPT)證明了RC緩沖器的有效性。它是帶有感性負(fù)載的半橋。橋的高邊和低邊都使用相同的器件,在低邊測(cè)量了VGS,VDS和ID(圖2)。電流互感器(CT)同時(shí)測(cè)量設(shè)備和緩沖電流。因此,測(cè)得的總開關(guān)損耗包括器件損耗和緩沖損耗。
 
如何減少SiC MOSFET的EMI和開關(guān)損耗?
圖2.半橋配置(頂部和底部使用相同的設(shè)備)
 
RC緩沖器只是一個(gè)200pF電容器和一個(gè)10Ω電阻器,串聯(lián)在SiC MOSFET的漏極和源極之間。
 
如何減少SiC MOSFET的EMI和開關(guān)損耗?
圖3:RC緩沖器(左)比高RG(右)更有效地控制關(guān)斷EMI
 
在圖3中,比較了圖1中相同設(shè)備的關(guān)閉狀態(tài)。左波形使用具有低RG(關(guān))的RC緩沖器,而右波形具有高RG(關(guān))且無(wú)緩沖器。兩種方法都限制了關(guān)斷峰值尖峰漏極——源極電壓VDS。但是,通過(guò)將振鈴時(shí)間減少到僅33ns,緩沖電路更加有效,并且延遲時(shí)間也更短。
 
如何減少SiC MOSFET的EMI和開關(guān)損耗?
圖4.比較顯示,使用RC緩沖器在開啟時(shí)影響很小
 
圖4比較了帶有RC緩沖器(左)和不帶有RC緩沖器的5ΩRG(開)下的波形。 RC緩沖器的導(dǎo)通波形具有稍高的反向恢復(fù)峰值電流(Irr),但沒(méi)有其他明顯的差異。
 
RC緩沖器比高RG(關(guān))更有效地控制VDS尖峰和振鈴持續(xù)時(shí)間,但這會(huì)影響效率嗎?
 
如何減少SiC MOSFET的EMI和開關(guān)損耗?
圖5.緩沖器和高RG(off)之間的開關(guān)損耗(Eoff,Eon)比較
 
在48A時(shí),高RG(關(guān))的關(guān)斷開關(guān)損耗是低RG(關(guān))的緩沖器的兩倍多,幾乎與不使用緩沖器的開關(guān)損耗相當(dāng)。因此,可以得出這樣的結(jié)論:緩沖器效率更高,可以更快地切換和控制VDS尖峰并更有效地振鈴。從導(dǎo)通開關(guān)損耗來(lái)看,緩沖器只會(huì)稍微增加Eon。
 
如何減少SiC MOSFET的EMI和開關(guān)損耗?
圖6.緩沖器與高RG(關(guān)閉)的總開關(guān)損耗(Etotal)的比較
 
為了更好地理解整體效率,將Eoff和Eon一起添加了Etotal(圖6)。全速切換時(shí),緩沖器在18A以上時(shí)效率更高。對(duì)于以40A / 40kHz開關(guān)的40mΩ器件,使用RC緩沖器的高和低RG(關(guān))之間的損耗差為11W??傊?,與使用高RG(關(guān))相比,緩沖器是一種將EMI和開關(guān)損耗降至最低的更簡(jiǎn)單,更有效的方法。
 
隨著第四代SiC器件進(jìn)入市場(chǎng),這種簡(jiǎn)單的解決方案將繼續(xù)使工程師進(jìn)行設(shè)計(jì)以獲得最佳效率。
 
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)電話或者郵箱聯(lián)系小編進(jìn)行侵刪。
 
 
推薦閱讀:
使用低電感電解電容器縮小尺寸并提高性能
2021年5G展望:從5G+行業(yè)到5G+產(chǎn)品的轉(zhuǎn)變
獎(jiǎng)?wù)鞲?| 下一個(gè)工業(yè)存儲(chǔ)界“KOL”就是你!
輸出 DAC 和過(guò)壓保護(hù) SPST 開關(guān)組合精準(zhǔn)又穩(wěn)健,你覺(jué)得如何?
在源電壓5 V至140 V的電氣系統(tǒng)中,如何維持偏置電壓呢?
要采購(gòu)緩沖器么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉